III / Partie logique, FPGA - Free
(Les photos représentent un automate 10 entrées/8sorties, un émetteur et un
récepteur ..... 7 6 5 4 3 2 1 0 V D X X 5 4 RX = réception de données depuis le PC
..... Ceci ce fait à l'aide d'un module PWM configuré à 30KHz 50% qui contrôle la
patte C1 ..... du genre "Y à t'il besoin d'un UC la ou une simple bascule RS suffit ?